جبران سازی خطاهای عدم تطبیق در مبدل های آنالوگ به دیجیتال تایم اینترلیو
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه شهید چمران اهواز - دانشکده مهندسی
- نویسنده الهام مجدی نسب
- استاد راهنما ابراهیم فرشیدی کریم انصاری اصل
- سال انتشار 1390
چکیده
مبدل های آنالوگ به دیجیتال تایم اینترلیو روش پر کاربردی برای پاسخگویی به نیاز نرخ نمونه برداری بالا همراه با دقت بالا می باشد. در این روش از ترکیب موازی چند مبدل adc، یک adc واحد با سرعت بالاتر بدست می آید. در عمل به علت عدم تطبیق بین کانال های موازی، دقت و راندمان این نوع مبدل ها کاهش می یابد. عمده ترین عدم تطبیق ها، عدم تطبیق آفست، عدم تطبیق بهره و خطای زمان نمونه برداری می باشد. یکی از روش های موثر برای غلبه بر این مشکل و بهبود راندمان مبدل تایم اینترلیو، استفاده از کالیبراسیون دیجیتال در مد پس زمینه است. هدف از این پژوهش دست یابی به یک الگوریتم کالیبراسیون مناسب برای جبران سازی خطاهای ناشی از عدم تطبیق در مبدل-های تایم اینترلیو با بیش از دو کانال موازی می باشد. برای اثبات درستی الگوریتم پیشنهادی، یک مبدل تایم اینترلیو با 4 کانال موازی طراحی و در نرم افزار متلب شبیه سازی شد. در هر کانال از یک مبدل پایپ لاین ایده آل 14 بیتی استفاده شده است که فرکانس کاری آن یک چهارم فرکانس کل می باشد. مبدل تایم اینترلیو ارائه شده، از یک سیگنال ورودی سینوسی با فرکانس mhz 5/1 با نرخ نمونه برداری ms/s100 نمونه برداری می کند. خطاهای عدم تطبیق بین کانال ها با بکارگیری کالیبراسیون دیجیتال در مد پس زمینه حذف می شوند. نتایج شبیه سازی نشان می دهد که با ورودیmhz 5/1مقدار sndr خروجی از db 9/34 به db 55/78 افزایش می یابد. هم چنین مقدار sfdr خروجی از db69/37 به db6/106 بهبود پیدا می کند.
منابع مشابه
تصحیح خطاهای آنالوگ در مبدل های آنالوگ به دیجیتال موازی با استفاده از تبدیل موجک
در دهه های اخیر، گرایش به سمت سیستم های مخابراتی دیجیتال پرسرعت در حال افزایش است. سیستم های پزشکی، نظامی، و چند رسانه ای هر یک به میزان متفاوتی از سرعت و دقت نیازمندند. در چنین فضایی، چالش اصلی سیستم های جدید در بخش مبدل آنالوگ به دیجیتال خواهد بود. درساختار این مبدل ها، براساس شرایط محیطی و خطا های ایجاد شده در فرآیند ساخت، از نظر میزان سرعت و دقت محدودیت هایی وجود دارد. به بیان دیگر با افزای...
15 صفحه اولکالیبراسیون دیجیتال خطاهای زمان و بهره در مبدل های آنالوگ به دیجیتال میانگذاری شده در زمان
امروزه کارایی سیستم های مخابراتی وابسته به مبدل های آنالوگ به دیجیتال است. به منظور انعطاف پذیری بیشتر تکنولوژی های مخابراتی نسل آینده، مبدل هایی با کارایی بیشتر نیاز است لذا ساختار میانگذاری شده در زمان مبدل ها، می تواند راه حل مناسبی برای افزایش کارایی تکنولوژی های مخابراتی باشد. یک مبدل آنالوگ به دیجیتال میانگذاری شده در زمان(ti-adc) با موازی کردن m مبدل، توان عملیاتی اش را افزایش می دهد. با...
15 صفحه اولجبران سازی ناهمسانی مبدل های دیجیتال به آنالوگ (dac) در مدولاتورهای چند بیتی سیگما دلتا
استفاده از کوانتایزرهای چند بیتی در مدولاتورهای سیگما دلتا آنالوگ به دیجیتال سبب افزایش snr، بهبود پایداری و کاهش توان مصرفی می شود. اما استفاده از کوانتایزرهای چند بیتی سبب غیر خطی بودن dac چند بیتی می شود. در دهه های اخیر استفاده از روش تطبیق اجزای پویا دینامیکی(dem) برای کاهش خطا غیر خطی بودن dac چند بیتی پیشنهاد شده است. در این پایان نامه از میان روش های تطبیق اجزای پویا از روش میانگین گی...
مدل سازی و کالیبره سازی مبنای خطی و غیرخطی بهره طبقات در مبدل های آنالوگ به دیجیتال خط لوله با استفاده از یک الگوریتم همبستگی اصلاح شده
عناصر مجتمع سازی شده در فرآیند ساخت مدار مجتمع کنونی، اغلب غیر خطی بوده و امکان دستیابی به تقارن کامل ساختاری را با مشکل مواجه می کنند. بدون استفاده از یک الگوریتم کالیبره سازی مناسب، این مساله باعث محدود شدن دقت تبدیل مبدل های آنالوگ به دیجیتال خط لوله می شود که عمدتا قابل قبول نمی باشد. در این شرایط، حداقل باید به میزان اختلاف تعداد بیت های قابل دستیابی و تعداد بیت های موردنیاز، از طبقات ابتد...
متن کاملطراحی و شبیهسازی مبدل آنالوگ به دیجیتال لولهای مبتنی بر مقایسهگر ولتاژ پایین
در این مقاله، یک مبدل آنالوگ به دیجیتال لولهای مبتنی بر مقایسهگر ولتاژ پایین طراحی شده است. حذف تقویتکننده و جایگزین کردن آن بهوسیله یک مقایسهگر و منبع جریان تأثیر زیادی در کاهش توان مصرفی و پیچیدگی طراحی داشته است. برای طبقه اول از یک دو برابرکننده بهره خازنی بهعنوان MDAC استفاده شده است تا دقت لازم را برای ولتاژ خروجی طبقه اول فراهم آورد. بهدلیل اثر بارگذاری طبقه دوم بر روی طبقه اول از...
متن کاملطراحی و شبیه سازی مبدل آنالوگ به دیجیتال لوله ای مبتنی بر مقایسه گر ولتاژ پایین
در این مقاله، یک مبدل آنالوگ به دیجیتال لوله ای مبتنی بر مقایسه گر ولتاژ پایین طراحی شده است. حذف تقویت کننده و جایگزین کردن آن به وسیله یک مقایسه گر و منبع جریان تأثیر زیادی در کاهش توان مصرفی و پیچیدگی طراحی داشته است. برای طبقه اول از یک دو برابرکننده بهره خازنی به عنوان mdac استفاده شده است تا دقت لازم را برای ولتاژ خروجی طبقه اول فراهم آورد. به دلیل اثر بارگذاری طبقه دوم بر روی طبقه اول از...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه شهید چمران اهواز - دانشکده مهندسی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023